가치관제작소

수많은 제조공정을 거친 반도체 칩은 마지막 절차인 테스트를 통해 양품, 불량품을 선별하게 됩니다. 반도체 제조과정에서는 다양한 테스트가 이루어지는데요. ▲웨이퍼 완성 단계에서 이루어지는 EDS공정(Electrical Die Sorting), ▲조립공정을 거친 패키지 상태에서 이루어지는 패키징공정(Pakaging), 그리고 ▲제품이 출하되기 전 소비자의 관점에서 실시되는 품질 테스트 등이 있습니다.

이번 시간에는 완벽한 반도체로 태어나기 위한 첫번째 관문 EDS공정에 대해 알아보겠습니다.

반도체 수율 향상과 직결된 EDS공정

EDS공정(Electrical Die Sorting)은 웨이퍼 위에 전자회로를 그리는 FAB 공정과 최종적인 제품의 형태를 갖추는 패키지 공정 사이에 진행됩니다. 즉 전기적 특성검사를 통해 개별 칩들이 원하는 품질 수준에 도달했는지를 확인하는 공정으로써 그 목적은 아래와 같습니다.

• 웨이퍼 상태 반도체 칩의 양품/불량품 선별
• 불량 칩 중 수선 가능한 칩의 양품화
• FAB 공정 또는 설계에서 발견된 문제점의 수정
• 불량 칩을 미리 선별해 이후 진행되는 패키징공정 및 테스트 작업의 효율 향상

먼저 전기적 특성검사를 통해 각각의 칩들이 원하는 품질 수준에 도달하는지 체크합니다. 그 후 양품 가능 여부를 판단해 수선(Repair) 가능한 칩은 다시 양품으로 만들고, 불가능한 칩은 특정 표시(Inking)를 통해 불량으로 판정합니다. 불량으로 판정된 칩은 이후 공정에서 제외되어 효율을 높일 수 있습니다.

EDS공정은 반도체의 수율을 높이기 위해 반드시 필요한 공정입니다. 수율은 웨이퍼 한 장에 설계된 최대 칩(Chip) 개수 대비 생산된 양품(Prime Good) 칩의 개수를 백분율로 계산한 것으로, 반도체의 생산성과 직결됩니다. 

EDS공정은 프로브 카드(Probe Card)에 웨이퍼를 접촉시켜 진행됩니다. 프로브 카드에 있는 수많은 미세한 핀(Pin)이 웨이퍼와 접촉해 전기를 보내고 그 신호를 통해 불량 칩을 선별하게 됩니다.

EDS공정의 4단계

EDS공정은 세분화된 여러 단계가 있지만, 크게 4단계로 나눌 수 있습니다.

1단계 - ET Test & WBI(Electrical Test & Wafer Burn In)

ET Test(Electrical Test)는 반도체 집적회로(IC) 동작에 필요한 개별소자들(트랜지스터, 저항, 캐패시터, 다이오드)에 대해 전기적 직류전압, 전류특성의 파라미터를 테스트하여 동작 여부를 판별하는 과정입니다. 반도체 칩(Chip)으로 행하는 첫 테스트라고 볼 수 있습니다.

이어지는 WBI공정(Wafer Burn In)은 웨이퍼에 일정 온도의 열을 가한 다음 AC(교류)/DC(직류) 전압을 가해 제품의 결합, 약한 부분 등 잠재적인 불량 요인을 찾아냅니다. 제품의 신뢰성을 효과적으로 향상시키는 공정입니다.

2단계 - Hot/Cold Test

Hot/Cold 공정에서는 전기적 신호를 통해 웨이퍼 상의 각각의 칩 중 불량품이 있는지 판정합니다. 수선 가능한 칩은 수선 공정에서 처리하도록 정보를 저장하는데요. 이때, 특정 온도에서 정상적으로 동작하는지 판별하기 위해 상온보다 높고 낮은 온도의 테스트가 병행됩니다.

3단계 - Repair / Final Test

Repair 공정은 EDS공정에서 가장 중요한 단계인데요. 

Repair공정에서는 Hot/Cold 공정에서 수선 가능으로 판정된 칩들을 수선하고, 수선이 끝나면 Final Test 공정을 통해 수선이 제대로 이루어졌는지 재차 검증하여 양/불량을 최종 판단합니다

4단계 - Inking

Inking 공정은 불량 칩에 특수 잉크를 찍어 육안으로도 불량을 식별할 수 있도록 만드는 공정을 의미합니다. Hot/Cold Test공정에서 불량으로 판정된 칩, Final Test공정에서 재검증 결과 불량으로 처리된 칩, 그리고 웨이퍼에서 완성되지 않은 반도체 칩(Dummy Die) 등을 구별하는데요. 과거의 Inking 공정은 불량 칩에 직접 잉크를 찍었으나 현재는 Data만으로 양/불량을 판별할 수 있도록 처리하고 있습니다. 이렇게 처리된 불량 칩은 조립 작업을 진행하지 않기 때문에 조립 및 검사 공정에서 사용되는 원부자재, 설비, 시간, 인원 등의 손실 절감 효과가 있습니다. 

Inking공정을 마친 웨이퍼는 건조(Bake)된 후, QC(Quality Control) 검사를 거쳐 조립공정으로 옮겨지게 됩니다. 

완벽한 반도체를 위한 여정이 이제 얼마 남지 않았는데요. 다음 시간에는 반도체 칩을 기기에 탑재하기 적합한 형태로 만드는 패키징(Pakaging) 공정에 대해 알아보겠습니다.

반도체는 전기가 통하는 ‘도체’와 전기가 통하지 않는 ‘부도체’의 특성을 모두 가지고 있습니다. 순수한 규소에 불순물을 넣는 이온주입공정(Ion Implantation)을 통해 전도성을 갖게 된 반도체는 필요에 따라 전기가 흐르게, 또는 흐르지 않게 조절할 수 있습니다.

포토, 식각, 이온주입, 증착 공정을 반복하면 웨이퍼 위에 수많은 반도체 회로가 만들어집니다. 이 회로가 동작하기 위해서는 외부에서 전기적 신호를 가해주어야 하는데요. 신호가 잘 전달되도록 반도체 회로 패턴에 따라 전기길(금속선)을 연결하는 작업을 금속 배선 공정이라고 합니다. 

전기길을 연결하는 금속 배선 공정

금속 배선 공정은 전기가 잘 통하는 금속의 성질을 이용합니다. 반도체의 회로 패턴을 따라 금속선(Metal Line)을 이어주는 과정인데요. 하지만 금속 배선 공정에 모든 금속을 사용할 수 있는 것은 아닙니다. 반도체에 들어가는 금속 재료는 다음과 같은 조건을 갖추어야 합니다.

위 조건을 충족시키는 대표적인 금속에는 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등이 있습니다. 그렇다면 실제 금속 배선 공정은 어떻게 이루어질까요?

대표적인 반도체용 금속 배선 재료로는 알루미늄(Al)이 있습니다. 산화막(Silicon Dioxide)과의 부착성이 좋고 가공성이 뛰어나기 때문입니다.

하지만 알루미늄(Al)은 실리콘(Si)과 만나면 서로 섞이려는 성질을 가지고 있습니다. 이 때문에 실리콘 웨이퍼의 경우 알루미늄 배선 과정에서 접합면이 파괴되는 현상이 생길 수 있습니다. 이러한 현상을 방지하기 위해 알루미늄과 웨이퍼 접합면 사이에 장벽(Barrier) 역할을 하는 금속을 증착하는데, 이를 베리어 메탈(Barrier Metal)이라고 합니다. 이중으로 박막을 형성해 접합면이 파괴되는 것을 막을 수 있습니다.

금속 배선 역시 증착을 통해 이루어집니다. 금속을 진공 챔버에 넣고 낮은 압력에서 끓이거나 전기적 충격을 주면 금속은 증기 상태가 됩니다. 이때 웨이퍼를 진공 챔버에 넣으면 얇은 금속막이 형성됩니다. 

반도체 공정이 점점 미세화되며 반도체 공정은 꾸준한 연구 개발로 변화를 거듭하고 있습니다. 금속 배선 공정에서도 좁은 영역에 균일한 박막을 형성시키기 위해 화학적 기상증착(CVD)으로의 전환이 이루어지고 있습니다. 

지금까지 하나의 반도체를 만들기 위해 웨이퍼를 제조하고 회로 패턴을 설계해 가공하는 과정을 알려드렸습니다. 다음 시간에는 이러한 과정을 거쳐 완벽한 반도체 제품으로 탄생하기 위한 마지막 단계인 테스트와 패키지에 대해 살펴보겠습니다.

사람의 손톱보다 작고 종이만큼 얇은 반도체 칩에는 미세하고 수많은 층(layer)이 존재합니다. 마치 고층 빌딩처럼 높고 견고하게 쌓여 복잡한 구조를 이루고 있는데요.

이러한 구조를 형성하기 위해서는 반도체의 원재료가 되는 단결정 실리콘(Si) 웨이퍼 위에 단계적으로 박막을 입히고 회로를 그려 넣는 포토공정을 거쳐 불필요한 부분을 선택적으로 제거하는 식각공정과 세정하는 과정을 여러 번 반복하게 됩니다.

이때 회로 간의 구분과 연결, 보호 역할을 하는 얇은 막을 박막(Thin film)이라고 합니다. 이번 시간에는 이런 박막을 만드는 증착공정과 반도체가 전기적인 특성을 갖도록 만드는 일련의 과정에 대해 살펴보겠습니다.

웨이퍼에 얇은 옷을 입히는 증착공정(deposition)

사전적 의미로 ‘박막(thin film)’이란 단순한 기계 가공으로는 실현 불가능한 1마이크로미터(μm, 100만 분의 1미터) 이하의 얇은 막을 뜻합니다. 웨이퍼 위에 원하는 분자 또는 원자 단위의 박막을 입히는 일련의 과정을 증착(Deposition)이라고 하는데요. 두께가 워낙 얇기 때문에 웨이퍼 위에 균일하게 박막을 형성하기 위해서는 정교하고 세밀한 기술력을 필요로 하죠.

증착의 방법은 크게 두 가지로 나뉘는데요. 물리적 기상증착방법(PVD, Physical Vapor Deposition)과 화학적 기상증착방법(CVD, Chemical Vapor Deposition)입니다. 

물리적 기상증착방법(PVD)는 금속 박막의 증착에 주로 사용되며 화학반응이 수반되지는 않습니다. 한편 화학적 기상증착방법(CVD)는 가스의 화학 반응으로 형성된 입자들을 외부 에너지가 부여된 수증기 형태로 쏘아 증착 시키는 방법인데요. 도체, 부도체, 반도체의 박막증착에 모두 사용될 수 있는 기술입니다. 

현재 반도체 공정에서는 화학적 기상증착방법(CVD)를 주로 사용하고 있습니다. 화학적 기상증착방법(CVD)은 사용하는 외부 에너지에 따라 열 CVD, 플라즈마 CVD, 광 CVD로 세분화되는데요. 특히 플라즈마 CVD는 저온에서 형성이 가능하고 두께 균일도를 조절할 수 있으며 대량 처리가 가능하다는 장점 때문에 가장 많이 이용되고 있습니다.

증착공정을 통해 형성된 박막은 크게 회로들 간 전기적인 신호를 연결해주는 금속막(전도)층과 내부 연결층을 전기적으로 분리하거나 오염원으로부터 차단시켜주는 절연막층으로 구분됩니다.

웨이퍼를 반도체로 만드는 이온주입공정(Ion Implantation)

이때 반도체가 전기적인 성질을 가지게 하는 공정이 수반되어야 합니다. 전기가 통하는 도체와, 통하지 않는 부도체의 성질을 동시에 가진 반도체에서 이온주입공정(Ion Implantation)은 실리콘 웨이퍼에 반도체의 생명을 불어넣는 작업입니다. 순수한 반도체는 규소로 되어있어 전기가 통하지 않으나 불순물을 넣어줘 전류를 흐르게 하는 전도성을 갖게 되는 것이죠.

이때 불순물을 이온(Ion)이라고 하는데, 이온을 미세한 가스입자로 만들어 원하는 깊이만큼 웨이퍼 전면에 균일하게 넣어줍니다. 여기서 불순물로는 15족 원소 인(P), 비소(As), 13족 원소 붕소(B) 등을 사용하게 되는데요. 15족 원소를 주입하면 n형 반도체가 되고, 13족 원소를 주입하면 p형 반도체가 됩니다.

박막을 얼마나 얇고 균일하게 입혔느냐가 반도체의 품질을 좌우할 정도로 증착공정은 중요합니다. 미래에는 머리카락 수백만 분의 1 크기의 반도체 회로 구조가 전기적 성격을 가지도록 하기 위해, 더욱 얇고 균일하게 박막이 형성되도록 하는 증착기술이 필요할 것입니다.

다음 시간에는 산화, 포토, 식각, 증착공정을 통해 만든 소자들을 상호 연결하여 회로의 기능을 갖도록 하는 과정인 금속 배선 공정에 대해 알아보겠습니다.  

지난 시간에는 준비된 웨이퍼 위에 반도체 회로를 그려 넣는 포토공정(Photo)에 대해 소개해드렸는데요. 포토공정이 끝나면 필요한 회로 패턴을 제외한 나머지 부분을 제거하는 공정이 필요합니다. 이번 시간에는 반도체의 구조를 형성하는 패턴을 만드는 식각공정(Etching)에 대해 알아보겠습니다.

동판화 에칭(Etching) 기법과 비슷한 식각공정

학창 시절, 미술시간에 한 번쯤 만들어봤던 ‘판화’는 회화의 한 장르인데요. 나무·금속·돌 등의 면에 형상을 그려 판을 만든 다음, 잉크나 물감을 칠하여 종이나 천에 인쇄하는 방식이죠. 식각공정은 이러한 판화 기법의 한 종류인 에칭(Etching)과 비슷한 원리를 가지고 있습니다.

회화에서 에칭 기법은 산의 화학작용을 방지하는 방식제(그라운드)를 바른 동판을 날카로운 도구를 이용하여 긁어내 동판을 노출시키는 과정을 말합니다. 이때 동판을 부식액(묽은 질산)에 넣고, 부식의 진행 정도를 조절하여 이미지를 만드는 것인데요. 

부식과 같은 화학작용을 이용해 이미지를 만드는 판화의 에칭 기법처럼, 반도체 식각공정도 웨이퍼에 액체 또는 기체의 부식액(etchant)을 이용해 불필요한 부분을 선택적으로 제거한 후 반도체 회로 패턴을 만듭니다. 

포토공정에서 형성된 감광액 부분을 남겨둔 채 나머지 부분을 부식액을 이용해 벗겨 냄으로써 회로를 형성하죠. 식각이 끝나면 감광액도 제거합니다. 이렇게 반도체를 구성하는 여러 층의 얇은 막에 원하는 회로 패턴을 형성하는 과정을 반복하는데요.

식각공정은 식각 반응을 일으키는 물질의 상태에 따라 습식(wet)과 건식(dry)으로 나뉩니다. 건식 식각(Dry Etching)은 반응성 기체, 이온 등을 이용해 특정 부위를 제거하는 방법이며, 습식 식각(Wet Etching)은 용액을 이용 화학적인 반응을 통해 식각하는 방법입니다.

건식은 습식에 비해 비용이 비싸고 방법이 까다로운 단점이 있으나, 최근에는 나노 단위로 고집적화되는 반도체 기술 변화에 따라 회로선폭 역시 미세해지고 있습니다. 이에 따라 수율을 높이기 위한 방법으로 습식(Wet)보다는 건식(Dry) 식각이 확대되고 있죠.

불필요한 부분을 선택적으로 없애는 건식 식각

그렇다면, 건식 식각(Dry etching)은 어떠한 방법을 통해 회로 패턴 이외에 불필요한 부분을 제거하는 것일까요? 

건식 식각은 플라즈마(Plasma) 식각이라고도 합니다. 일반 대기압보다 낮은 압력인 진공 챔버(Chamber)에 가스를 주입한 후, 전기 에너지를 공급하여 플라즈마를 발생시키는데요. 플라즈마는 고체-액체-기체를 넘어선 물질의 제 4 상태로 많은 수의 자유전자, 이온, 중성의 원자 또는 분자로 구성되어 이온화된 기체를 말합니다. 이온화는 전기적으로 중성인 원자 또는 분자가 자신이 보유하고 있던 전자를 떼어 내거나 추가 확보함으로써, 양전하 또는 음전하 상태로 바뀌는 현상을 뜻하죠.

또한 플라즈마는 전기에너지에 의해 형성된 충분한 크기의 자기장이 기체에 가해질 때, 기체가 충돌하고 이온화됨으로써 발생하는데요. 즉, 자기장이 자유전자를 가속화시켜 높은 에너지를 가진 자유전자가 중성의 원자나 분자와 충돌하여 이온화를 일으키게 되는 것입니다.

이때 이온화에 의해 생성된 추가 전자도 연쇄 반응(Avalanche)에 의해 또 다른 이온화를 일으키면서 이온의 수가 기하급수적으로 늘어나게 됩니다. 이 상태를 바로 '플라즈마 상태'라고 하는데요. 플라즈마 상태에서 해리된 반응성 원자(Radical Atom)가 웨이퍼 위를 덮고 있는 막질 원자와 만나 강한 휘발성을 띠면서 표면에서 떨어져 나가게 됩니다. 이러한 반응을 통해 감광액(PR, Photo Resist) 보호막으로 가려져 있지 않은 막질은 제거되는 것이죠.

건식 식각 과정에서는 몇 가지 유의해야 할 사항들이 있습니다. 

첫 번째는 균일도(Uniformity)를 유지하는 것인데요. 균일도란 식각이 이루어지는 속도가 웨이퍼 상의 여러 지점에서 ‘얼마나 동일한 가’를 의미합니다. 일정한 시간 동안 공정을 진행한 상태에서 웨이퍼의 부위에 따라 식각 속도가 다를 경우, 형성된 모양이 부위별로 다르게 되어 특정 부위에 위치한 칩에 불량이 발생하거나 특성이 달라지는 문제가 발생할 수 있기 때문입니다.

두 번째는 식각 속도(Etch Rate)입니다. 이는 일정 시간 동안 막질을 얼마나 제거할 수 있는지를 의미하는데요. 식각 속도는 주로 표면 반응에 필요한 반응성 원자와 이온의 양, 이온이 가진 에너지에 의해서 변화합니다. 즉 이러한 인자의 조절 능력을 높여 전체적인 수율을 향상시키기 위해 노력하고 있는데요. 이 밖에도 선택비(Selectivity), 형상(Profile) 등이 건식 식각의 주요 인자로 중요하게 여겨지고 있습니다.

지금까지 반도체 회로 패턴을 완성하는 식각 공정(Etching)에 대해 알아봤습니다. 집적회로 기술의 산물인 반도체는 필요 물질의 박막(Thin Film)을 실리콘 기판 전면에 바른 후 남기고자 하는 모양에 보호층을 덮어 이외의 부분을 깎아내는 작업을 여러 번 반복해 제작되는데요. 이 모든 공정은 안전하게 설계된 장비 안에서 이루어지죠.

다음 시간에는 식각공정에 이어 반도체가 원하는 전기적 특성을 갖출 수 있도록 웨이퍼 위에 씌우는 얇은 막을 뜻하는 ‘박막(thin film)'공정에 대해 알아보도록 하겠습니다.

지난 시간에 산화공정과 집적회로에 대해 소개해드렸는데요. 이번에는 웨이퍼 위에 반도체 회로를 그려 넣는 포토공정(Photo)에 대해 알아보려 합니다. 포토공정은 필름카메라로 사진을 찍는 원리와 비슷한데요. 어떻게 비슷한 지 알아볼까요?

흑백사진 인화와 비슷한 포토공정

흔히 포토 리소그래피(Photo Lithography)를 줄여서 포토공정(Photo)이라고 하는데요. 이 공정은 웨이퍼 위에 회로 패턴이 담긴 마스크 상을 빛을 이용해 비춰 회로를 그리기 때문에 붙여진 이름입니다. 여기서 패턴을 형성하는 방법은 흑백 사진을 만들 때 필름에 형성된 상을 인화지에 인화하는 것과 유사합니다.

반도체는 집적도가 증가할수록 칩을 구성하는 단위 소자 역시 미세 공정을 사용해 작게 만들어야 하는데요. 미세 회로 패턴 구현 역시 전적으로 포토 공정에 의해 결정되기 때문에 집적도가 높아질수록 포토 공정 기술 또한 세심하고 높은 수준의 기술을 요하게 됩니다.

웨이퍼에 회로 패턴을 만드는 준비 단계

그럼 본격적으로 포토공정이 어떻게 이루어지는지 알아볼까요? 먼저 컴퓨터 시스템(CAD, computer-aided design)을 이용해 웨이퍼에 그려 넣을 회로를 설계합니다. 전자회로 패턴(Pattern)으로 설계되는 이 도면에 엔지니어들이 설계한 정밀회로를 담으며, 그 정밀도가 반도체의 집적도를 결정합니다. 

사진 원판의 역할을 하는 포토마스크 만들기

▲ 포토마스크(Photo Mask)

설계된 회로 패턴(Pattern)은 순도가 높은 석영(Quartz)을 가공해서 만든 기판 위에 크롬(Cr)으로 미세 회로를 형상화해 포토마스크(Photo Mask)로 재탄생 하게 됩니다. 마스크(Mask)는 Reticle이라고도 부르는데, 이것은 회로 패턴을 고스란히 담은 필름으로 사진 원판의 기능을 하게 되는데요. 마스크는 보다 세밀한 패터닝(Patterning)을 위해 반도체 회로보다 크게 제작되며, 렌즈를 이용 빛을 축소해 조사하게 됩니다. 

포토공정은 감광액 도포, 노광, 현상의 세부 공정으로 다시 나뉩니다. 포토공정을 더 자세히 알아볼까요?

본격 포토공정, 웨이퍼를 인화지로 만드는 감광액 도포

이제 웨이퍼에 그림을 그릴 준비가 됐습니다. 다음 단계는 웨이퍼 표면에 빛에 민감한 물질인 감광액(PR, Photo Resist)을 골고루 바르는 작업인데요. 이 작업이 사진을 현상하는 것과 같이 웨이퍼를 인화지로 만들어줍니다. 보다 고품질의 미세한 회로 패턴을 얻기 위해서는 감광액(PR) 막이 얇고 균일해야 하며 빛에 대한 감도가 높아야 하죠.

빛을 통해 웨이퍼에 회로를 그려 넣는 노광

감광액(PR) 막을 형성해 웨이퍼를 사진 인화지와 비슷한 상태로 만든 후에는 노광장비(Stepper)를 사용해 회로 패턴이 담긴 마스크에 빛을 통과시켜 웨이퍼에 회로를 찍어냅니다. 이 과정을 노광(Stepper Exposure)이라고 하는데요. 반도체 공정에서의 노광은 빛을 선택적으로 조사하는 과정을 말합니다.

회로 패턴을 형성하는 현상 공정

포토공정(Photo)의 마지막 단계는 현상(Develop)으로 일반 사진을 현상하는 과정과 동일합니다. 이 과정에서 패턴의 형상이 결정되기 때문에 매우 중요한데요. 현상(Develop) 공정은 웨이퍼에 현상액을 뿌려 가며 노광된 영역과 노광 되지 않은 영역을 선택적으로 제거해 회로 패턴을 형성하는 공정입니다.

웨이퍼 위에 균일하게 입혀진 감광액(PR)은 빛에 어떻게 반응하는가에 따라 양성(positive) 혹은 음성(negative)로 분류됩니다. 양성 감광액의 경우 노광 되지 않은 영역을 남기고 음성 감광액의 경우 노광된 영역만 남겨 사용하게 되는데요.

현상 공정까지 마치게 되면 모든 포토공정이 끝나는데요. 각종 측정 장비와 광학 현미경 등을 통해 패턴이 잘 그려졌는지 꼼꼼하게 검사한 후, 이를 통과한 웨이퍼만이 다음 공정 단계로 이동합니다.

지금까지 웨이퍼 표면에 세밀한 회로 패턴을 찍는 포토공정에 대해 알아보았는데요. 다음 시간에는 웨이퍼에 회로 패턴을 만들기 위해 필요한 부분을 남기고, 필요 없는 부분을 선택적으로 깎아내는 식각공정에 대해 소개하겠습니다.

반도체의 핵심 재료인 웨이퍼에 산화막(SiO₂)을 형성해 표면을 불순물로부터 보호하는 ‘산화공정’을 거친 다음에는 반도체 설계 회로를 그려 넣을 차례입니다. 손톱만큼 작고 얇은 반도체의 회로는 어떻게 구성돼 있을까요? 이번 시간에는 집적회로(IC, Integrated Circuit)가 무엇인지 알아보려고 합니다.

작은 반도체 칩 안에는 수천 개에서 수백만 개 이상의 전자 부품들(다이오드, 트랜지스터, 캐패시터, 저항)이 빼곡하게 채워져 있는데요. 이런 반도체 집적회로는 어떻게 탄생했을까요?

진화의 시작을 알린 트랜지스터

1947년, 미국 최대 전화 통신 회사 AT&T(American Telephone & Telegraph)의 중앙연구소인 벨 연구소 연구원들은 반도체 격자구조의 조각에 도체선(전기가 흐르는데 사용되는 선)을 접촉시키면 전기 신호가 증폭한다는 사실을 발견합니다. 

당시 이것은 증폭기(Amplifier)라는 이름으로 불리다가 나중에 트랜지스터(Transistor)로 알려지게 됐죠.

바로 가기▷ 그때 그 발견! 전자공학의 대변혁을 일으킨 '트랜지스터'

그 후 트랜지스터는 전자제품의 핵심 부품으로 자리 잡게 됩니다. 하지만 기술이 발전할수록 전자제품의 기능이 많아지면서 트랜지스터와 저항, 다이오드, 캐패시터 등 연결해 주어야 하는 부분이 기하급수적으로 증가하게 되었습니다. 이런 연결점들이 제품을 고장 내는 주원인이 됐는데요.

1958년 美 텍사스 인스트루먼트(TI)의 기술자 잭 킬비(Jack Kilby)에 의해 문제를 해결해주는 방법이 개발됐습니다. 복잡한 전자 부품들을 정밀하게 만들어 작은 평면에 인쇄하듯 찍어내 차곡차곡 쌓는 것입니다. 그렇게 탄생한 것이 집적회로(IC)입니다.

전자산업의 혁명, 집적회로(IC, integrated Circuit)

반도체 집적회로(IC)를 가득 채우고 있는 트랜지스터, 저항, 다이오드, 캐패시터 등의 부품들은 서로 연결돼 전기 신호를 연산하고 저장합니다.

조금 더 자세히 각 부품의 역할을 살펴볼까요? 트랜지스터는 전원을 켜고 끄는 스위치 역할을, 캐패시터는 전하를 충전해 보관하는 창고 역할을, 저항은 전류의 흐름을 조절하며 다이오드는 신호를 고르게 전하는 역할을 합니다.

반도체 집적회로의 제조 방법은 회로 소자들을 모두 미세하고 복잡한 패턴(Pattern)으로 만들어 여러 층의 재료 속에 그려 넣는 방식입니다. 미세한 회로를 손으로 그려넣는 것은 불가능하기에 사진을 찍는 방식을 활용하게 되는데요. 이 내용은 4탄 포토공정에서 소개됩니다.

이렇듯 집적회로(IC)가 개발되면서 반도체 산업은 더욱 발전하게 되는데요. 각 전자 부품들을 직접 연결하는 방식에서 집적회로로 변화됨으로써 제품의 크기가 작아져 적은 소비전력으로 빠른 정보 처리가 가능하게 되었습니다. 또한 사진을 찍는 방식으로 제작되기에 대량 생산이 가능하고 신뢰도도 높아졌습니다.

특히 1960년에는 벨 연구소의 연구원이었던 한국인 공학자 고 강대원 박사와 마틴 아탈라가 '금속 산화막 반도체 전계효과 트랜지스터(MOS-FET, Metal Oxide Semiconductor Field Effect Transistor)'를 개발하면서 집적회로가 빛을 발하게 됩니다.

제조가 까다롭고 전력 소모가 컸던 양방향 접합형 트랜지스터 (Bipolar Junction Transistor)의 문제점을 MOS-FET 개발을 통해 해결할 수 있게 된 것입니다.

트랜지스터에서 집적회로(IC), MOS-FET까지, 이쯤 되면 반도체 60년의 역사와 함께 앞으로 변화하게 될 미래의 모습 또한 기대 되지 않으신가요? 4탄에서는 이렇게 세밀한 설계 회로가 웨이퍼 위에 어떻게 그려지는지 소개해드리겠습니다.

알고 보면 현대인들이 물이나 공기만큼 자주 접하는 반도체. 우리 삶과 밀접하게 연결되어 있는 반도체가 어떻게 만들어지는지 알아보는 8대 공정 시간입니다. 지난 시간에는 그 첫 이야기로 웨이퍼(Wafer)의 제조에 대해 알아봤는데요.

이번에는 반도체 8대 공정의 두 번째 시간, 산화공정(Oxidation)에 대해 자세히 알아보겠습니다.

웨이퍼의 보호막과 절연막 역할을 하는 '산화막(SiO₂)'

모래에서 추출한 실리콘을 반도체 집적회로의 원재료로 탄생시키기 위해서는 일련의 정제 과정을 통해 잉곳(Ingot)이라고 불리는 실리콘 기둥을 만듭니다. 이 실리콘 기둥을 균일한 두께로 절단한 후 연마의 과정을 거쳐 반도체의 기반이 되는 웨이퍼를 만드는데요.

이렇게 만들어진 얇고 둥근 판 모양의 웨이퍼는 전기가 통하지 않는 부도체 상태입니다. 그래서 도체와 부도체의 성격을 모두 가진 '반도체'의 성질을 가질 수 있도록 만드는 작업이 필요한데요. 이를 위해 웨이퍼 위에 여러 가지 물질을 형성시킨 후 설계된 회로 모양대로 깎고, 다시 물질을 입혀 깎아내는 일이 반복되죠.

이 모든 공정의 가장 기초적인 단계가 산화공정입니다. 산화공정을 거치는 이유는 웨이퍼에 절연막 역할을 하는 산화막(SiO₂)을 형성해 회로와 회로사이에 누설전류가 흐르는 것을 차단하기 위해서 입니다. 산화막은 또한 이온주입공정에서 확산 방지막 역할을 하고, 식각공정에서는 필요한 부분이 잘못 식각되는 것을 막는 식각 방지막 역할도 합니다.

즉, 산화공정을 통해 형성된 산화막이 반도체 제조과정에서 든든한 보호막 역할을 하는 건데요. 미세한 공정을 다루는 반도체 제조과정에서는 아주 작은 불순물도 집적회로의 전기적 특성에 치명적인 영향을 미치기 때문입니다.

그렇다면 이렇게 든든한 보호막 역할을 하는 산화막은 어떻게 형성되는 것일까요? 

웨이퍼는 대기 중 혹은 화학물질 내에서 산소에 노출되면 산화막을 형성하게 되는데요. 이는 철(Fe)이 대기에 노출되면 산화되어 녹이 스는 것과 같은 이치입니다.

웨이퍼에 막을 입히는 산화공정의 방법에는 열을 통한 열산화(Thermal Oxidation), 플라즈마 보강 화학적 기상 증착(PECVD), 전기 화학적 양극 처리 등 여러 종류가 있습니다. 그 중 가장 보편적인 방법은 800~1,200℃의 고온에서 얇고 균일한 실리콘 산화막을 형성시키는 열산화 방법입니다.

열산화 방법은 산화반응에 사용되는 기체에 따라 건식산화(Dry Oxidation)와 습식산화(Wet Oxidation)로 나뉘는데요. 건식산화는 순수한 산소(O₂)만을 이용하기 때문에 산화막 성장속도가 느려 주로 얇은 막을 형성할 때 쓰이며, 전기적 특성이 좋은 산화물을 만들 수 있습니다. 습식 산화는 산소(O₂)와 함께 용해도가 큰 수증기(H₂O)를 함께 사용하기 때문에 산화막 성장속도가 빠르고 보다 두꺼운 막을 형성할 수 있지만, 건식 산화에 비해 산화층의 밀도가 낮습니다. 보통 동일한 온도와 시간에서 습식산화를 통해 얻어진 산화막은 건식산화를 사용한 것보다 약 5~10배 정도 더 두껍습니다.

지금까지 웨이퍼의 표면을 보호해주는 산화막의 형성 과정과 그 역할에 대해 알아보았는데요. 다음 시간에는 산화막이 형성된 반도체 위에 어떻게 반도체 설계 회로를 그려 넣는지에 대해 소개할 예정이니 많은 기대 바랍니다.

반도체 없이 24시간을 생활할 수 있을까요? 휴대전화, 노트북은 물론 자동차, 텔레비전, 신용카드 등 우리 생활의 많은 부분에 반도체가 있기 때문에 생각보다 쉽지 않을 텐데요. 그렇다면 우리 삶과 밀접하게 연결돼 있는 반도체는 어떻게 만들어지는 걸까요?

반도체에 관심이 있는 분이라면 ‘반도체 8대 공정’이라는 말을 많이 들어 봤을 겁니다. 반도체 8대 공정이란 말 그대로 반도체가 완성되기까지 거치는 수백 번의 과정을 크게 8개의 공정으로 구분한 것인데요.

삼성반도체이야기에서는 블로그 리뉴얼을 맞아 채널 최고 인기 콘텐츠인 ‘반도체 8대 공정’에 대해 다시 한번 다루고자 합니다. 오늘은 8단계의 공정 중 첫 번째인 ‘웨이퍼(Wafer) 제조’에 대해 알아볼 텐데요. 반도체 집적회로의 핵심 재료인 웨이퍼란 무엇인지, 웨이퍼를 만드는 단계부터 차근차근 확인해 보겠습니다.

▶ 웨이퍼 제조에 필요한 재료

웨이퍼를 알아보기에 앞서 한가지 질문! 반도체 집적회로(Semiconductor Integrated circuit)와 웨이퍼는 어떤 관계일까요? 반도체 집적회로란, 다양한 기능을 처리하고 저장하기 위해 많은 소자를 하나의 칩 안에 집적한 전자부품을 말합니다. 웨이퍼라는 얇은 기판 위에 다수의 동일 회로를 만들어 반도체 집적회로가 탄생되는 만큼, 웨이퍼는 반도체의 기반인 셈이죠. 피자를 만들 때 토핑을 올리기 전, 도우를 만들듯이 말입니다.

웨이퍼는 실리콘(Si), 갈륨 아세나이드(GaAs) 등을 성장시켜 만든 단결정 기둥을 적당한 두께로 얇게 썬 원판을 의미하는데요. 대부분의 웨이퍼는 모래에서 추출한 규소, 즉 실리콘으로 만듭니다.

반도체 산업을 기반으로 성장해 전 세계 소프트웨어 산업의 중심지가 된 미국 실리콘밸리(Silicon Valley)의 경우 반도체 재료 ‘실리콘(Silicon)’과 산타클라라 인근 ‘계곡(Valley)’에서 만들어진 지명이라고 하는데요. 실리콘밸리와 연결 지어 생각하면 반도체 웨이퍼 재료 실리콘도 기억하기 쉽겠죠? 실리콘은 지구상에 풍부하게 존재하고 있어 안정적인 재료 수급이 가능하고, 독성이 없어 환경적으로도 우수하다는 장점을 가지고 있습니다. 그럼 본격적으로 웨이퍼 제조공정에 대해 알아볼까요?

1단계. 잉곳(Ingot) 만들기

모래에서 추출한 실리콘을 반도체 재료로 사용하기 위해서는 순도를 높이는 정제 과정이 필요합니다. 실리콘 원료를 뜨거운 열로 녹여 고순도의 실리콘 용액을 만들고 이것을 결정 성장시켜 굳히는 건데요. 이렇게 만들어진 실리콘 기둥을 잉곳(Ingot)이라고 합니다. 수 나노미터(nm)의 미세한 공정을 다루는 반도체용 잉곳은 실리콘 잉곳 중에서도 초고순도의 잉곳을 사용합니다.

2단계. 얇은 웨이퍼를 만들기 위해 잉곳 절단하기(Wafer Slicing)

둥근 팽이 모양의 잉곳을 원판형의 웨이퍼로 만들기 위해서는 다이아몬드 톱을 이용해 균일한 두께로 얇게 써는 작업이 필요합니다. 잉곳의 지름이 웨이퍼의 크기를 결정해 150mm(6인치), 200mm(8인치), 300mm(12인치) 등의 웨이퍼가 되는데요. 웨이퍼 두께가 얇을수록 제조원가가 줄어들며, 지름이 클수록 한번에 생산할 수 있는 반도체 칩 수가 증가하기 때문에 웨이퍼의 두께와 크기는 점차 얇고 커지는 추세입니다.

3단계. 웨이퍼 표면 연마(Lapping&Polishing) 하기

절단된 웨이퍼는 가공을 거쳐 거울처럼 매끄럽게 만들어야 되는데요. 절단 직후의 웨이퍼는 표면에 흠결이 있고 거칠어 회로의 정밀도에 영향을 미칠 수 있기 때문입니다. 그래서 연마액과 연마 장비(Polishing machine)를 통해 웨이퍼 표면을 매끄럽게 갈아냅니다.

가공 전의 웨이퍼를 아직 옷을 입지 않은 상태라는 의미로 베어 웨이퍼(Bare wafer)라고 합니다. 여기에 여러 단계의 물리적, 화학적 가공을 거쳐 표면에 IC를 형성시키고 가공 단계를 거치면 아래와 같은 모습이 되는데요. IC칩까지 완성된 웨이퍼 각각의 명칭을 알아볼까요?

① 웨이퍼(Wafer): 반도체 집적회로의 핵심 재료로 원형의 판을 의미합니다.

② 다이(Die): 둥근 웨이퍼 위에 작은 사각형들이 밀집돼 있는데요. 이 사각형 하나하나가 전자 회로가 집적되어 있는 IC칩인데, 이것을 다이라고 합니다.

③ 스크라이브 라인(Scribe Line): 맨눈으로는 다이들이 서로 붙어있는 듯 보이지만, 사실 다이와 다이들은 일정한 간격을 두고 서로 떨어져 있습니다. 이 간격을 스크라이브 라인이라고 합니다. 다이와 다이 사이에 스크라이브 라인을 두는 이유는, 웨이퍼 가공이 끝난 뒤, 이 다이들을 한 개씩 자르고 조립해 칩으로 만들기 위해서인데요. 다이아몬드 톱으로 잘라낼 수 있는 폭을 두는 것이죠.

④ 플랫존(Flat Zone): 웨이퍼의 구조를 구별하기 위해 만든 영역으로 플랫존은 웨이퍼 가공 시 기준선이 됩니다. 웨이퍼의 결정구조는 매우 미세해 눈으로 판단할 수 없기 때문에 이 플랫존을 기준으로 웨이퍼의 수직, 수평을 판단합니다.

⑤ 노치(Notch): 최근에는 플랫존 대신 노치가 있는 웨이퍼도 있습니다. 노치 웨이퍼가 플랫존 웨이퍼보다 더 많은 다이를 만들 수 있어 효율이 높습니다.

반도체 사업에는 웨이퍼를 생산하는 웨이퍼 산업과 웨이퍼를 자재로 해 회로를 설계하고 제조하는 웨이퍼 가공산업인 팹(FAB, Fabrication) 산업이 있습니다. 또한, 가공된 웨이퍼를 가져다가 다이를 잘라서 습기나 압력에 보호받게 포장(package)하는 어셈블리(assembly) 사업도 있습니다.